188博金宝网址-188宝金博app下载

188博金宝网址 > 科技 > 为什么HUAWEI招的“光刻工艺工程师”工作内容却是芯片封装?

为什么HUAWEI招的“光刻工艺工程师”工作内容却是芯片封装?

近期,一个HUAWEI去年开始就在招聘的职位突然之间火了起来,那就是光刻工艺工程师,以及一系列的职位:薄膜工艺工程师, 刻蚀工艺工程师。。。

晃眼一看,HUAWEI这是要自起炉灶搞芯片制造了啊? 其实这种揣测比起后面那个“拉各部门骨干放下手里的本职工作从头学(还有人说是加入助威团监军?),24小时轮班,2年搞定5nm光刻机”的传闻来真不算啥。

因为从字面看,同样的职位在晶圆制造厂以及封装厂里其实都有,不仔细看职位先容,内行都不一定能分清楚。

“1.负责先进封装2.5D/3D&Mems工艺研发;2.负责TSV工艺流程设计,在线研发; 3.负责深SI刻蚀,减薄,SI表面处理工艺研发。。。”

但仔细看一下,先进封装,2.5D/3D&Mems,TSV,深SI刻蚀,减薄,表面处理。。。 这些关键字眼无不表明其对应的是封装,确切说是先进的晶圆级封装。

网上写封装的资料其实很多,但比较的专业。由于自己平常的工作也会涉及到产品的一些封装设计,所以决定打算抛开那些体系,从一个设计企业从业者的角度切入,以系统设计的演进为线索,来聊一聊下芯片封装。

聊的顺序是这样的:

  1. 系统(SOC, SIP)
  2. 封装
  3. 三种光刻机(前道,后道,面板光刻机)

相信看完后,下次再有人想套路你,你第一时间就会识破并给予有理有据的“暴击”。


系统

封装的发展进程其实就是电子系统的演化过程,进一步说就是电子系统以及它们之间连线的缩进过程。这也是我一来就说系统的原因。

以大家熟悉的计算机为例,它的组成经历了:

1. 晶体管时代:

电子零部件(全电子元器件)堆在一个甚至几个房间里,由粗线连接;

晶体管计算机

2. 集成电路时代:

这个时代的特点便是集成电路的出现,各种电子元器件集成到一块硅片上,变成一个专用的集成电路路ASIC:CPU, GPU, 运算放大器,ADC, DAC,USB芯片。。通过PCB印刷电路板的组装形成系统,以前得几个房间才能塞得下的电子零部件,如今在一块PCB板上就能放下。

PC主板

3. 系统级芯片(SOC与SIP)时代:

也就是将PCB板上专用集成电路(ASIC) IP化,微缩进了一块裸片中(SOC, System on Chip,片上系统) 或 以多芯片的形式封装在一个管壳之中(SIP, System in Package,系统级封装)。

SOC:

将各ASIC IP模块化,在同一个制程里做到同一块硅片之上。

比如下面这颗高通845芯片组,将上一个时代还是一颗颗独立芯片的CPU,GPU,ISP, WIFI, Memory,DSP等IP化,做到了同一颗裸片上,并与其他不能集成到同一个制程的一些专用芯片(ASIC),如集成了MEMS的触控芯片,高性能音频编解码芯片,电源管理芯片等等用一个小PCB版整合起来,形成一套电子系统,以获得最佳的能耗比。

高通845芯片组

SIP

由于同等情况下,高性能意味着高频率,高频率会带来更高的噪声和功耗发热,对于高性能多媒体终端应用而言,SOC加PCB板的形式,是对能耗比及集成度兼顾得最好的方式。

但对于一些对于性能要求较低,而对低功耗要求更高的应用场景,比如可穿戴设备,物联网等,则可以降低应用处理器SOC,电源管理芯片,触控芯片,射频天线,传感器(MEMS)的性能标准,使得其噪声串扰,高功率发热等满足集成到同一个管壳中的条件,通过封装组成一个电子系统,也就是系统级封装(SIP, System in Package) 。

当然,从方便性及传输性能上看所有的部件做到一个裸片上固然很好,但其问题是所有的部件都需要使用同一制程,也就是7nm的SOC,那么里边所有的各功能模块都得使用7nm, 而一些比如天线,射频模块,传感器,电源管理芯片等部件,能发挥其最佳性能的并不是在7nm,而是在55nm,90nm,乃至更早的0.18um,0.35um的制程之上,不合适还强行绑一起过日子的成本实在太高。

比如苹果手表3里的S3芯片,它就将不同厂家,不同制程的芯片都做到了一个大管壳中,组成了一个集成度非常高的系统。 7nm的应用处理器+22nm制程的Memory+28nm的射频芯片+130nm的传感器芯片,电源管理芯片…

Apple Watch S3


Apple Watch SIP


所以,芯片通过SIP组成系统,其性价比肯定比SOC更好,同时也可以获得比PCB连接更好的传输性能。这也是业界突破7nm之后,开始转向大力发展先进封装的一个重要动机。

SIP的出现的时间其实很早,管壳里各芯片的连接方式也对应着传统封装与先进封装的区别。

下图内部芯片与管壳以及其他芯片互联时,都是通过一条条很明显的金属引线(也就是所谓的bonding线)实现连接,这种形式叫引线键合(Wire-bonding)。

传统封装

而下图这个则没有明显的引线 (包括之前的苹果S3芯片的剖解图),芯片之间通过TSV(Through Silicon Via, 硅通孔层)层以及基板(substrate)实现连接。这个TSV层是硅片或者是一些有机材料,内部通过RDL(Redistribution layer,再分布层)进行连接,它们取代了以前的键合线,完成PAD与基板的连接。

可以认为,TSV晶圆的制备属于制造的后道金属流程的延伸,所以一般都是由工艺厂来做,对他们而言,这只是举手之劳 。

下面这种摆法也称为2.5D封装,里边芯片的摆放包含了平面(2D)以及3D堆叠(主要是Memory存储器)的方式。

晶圆级封装

如下图,同样的memory堆叠,右边这个没有像左侧一样使用引线键合,每一层芯片间有穿孔实现的连接,与PCB基板的连接也是通过球状物体的实现的点连接,而不是线连接。这个点连接使用的是Flip-chip技术,也就是倒装技术。这种也称为3D封装,完全垂直堆叠。

引线键合技术VS TSV连接技术


先进的2.5D及3D 混合封装形式

也就是说,封装的先进与否其实和管壳里的芯片/裸片有没有堆叠没有太大关系,而与芯片们的连接方式有关系,如果全部是依靠引线键合那就是传统封装。

而这个TSV 以及 倒装Flip-chip则是先进封装的基础技术!

先进封装

  • 先科普几个概念:晶圆——裸片——芯片。


制造——封装——测试

制造出来的整块晶圆(wafer)经过划片,成为一块块的裸片(die),然后通过封装(Package Assembly)封进管壳里。穿上了衣服的裸片,才可以叫做芯片(Chip)。

显然,封装则针对的是管壳内的连接及密封技术。

封装技术发展到今天,基本可以认为先进封装=晶圆级封装,能不能做晶圆级封装,也是封装厂技术水平的分水岭。国内的长电科技,华天科技,通富微电都具备晶圆级封装的能力。

为什么叫晶圆级封装呢,不是划好的裸片与裸片之间的连接吗? 因为有TSV技术的引入。

  • TSV的制备

以美国安靠(Amkor)先容的TSV制备为例:

1.在硅片表面附上一层电介质重复钝化的聚合物薄膜;

2.在聚合物薄膜内采用成相技术制作过孔(TSV),并按工艺厂后道金属化工序(淀积,光刻,刻蚀,清洗。。)完成RDL的制备, 通过它实现与芯片PAD的连接。

TSV&RDL 制备

  • 组装
    TSV与单颗芯片的贴合不是逐个贴合,整个TSV和RDL是做在一块晶圆里的,称为TSV晶圆,这一层也叫 interposer,芯片与晶圆完成了连接后再进行划片。也就是CoW封装:Chip on Wafer, 台积电的先进晶圆封装叫CoWoS(Chip on Wafer on Substrate),各家的技术差距就在于每一颗芯片所对应的TSV晶圆的面积之上,因为面积越大,可封装的芯片也就越大。

芯片与TSV晶圆的组装

到这,大家应该明白为啥TSV的制备会使用到晶圆制造的各道工序了吧,淀积,薄膜制备,光刻,刻蚀,清洗,离子注入等等。。。

至于HUAWEI招聘的那几个职位的先容,想必已经难不住看到这里的各位了。

如之前提过的,TSV晶圆的制备依然是由晶圆厂完成,而封装厂的工作重心一般是对TSV晶圆的加工之上:

  1. 对TSV成孔的300mm晶圆对晶圆进行减薄(2.5D会打薄到100um,3D结构会打薄到50um),让TSV露头;
  2. 背面 (BS) 金属化流程(如RDL),完成 TSV 互连。

TSV露头和背面金属化工艺流程一般被称为“中段制程”(MEOL)

美国Amkor 晶圆级封装流程

最后,覆盖到倒装(Flip-chip)的基板上面。

倒装工序

所以,代工厂要做晶圆级封装,优势是非常明显的,一些晶圆厂的确也开始涉足先进封装领域,不过先进封装不是封装的全部,传统封装的需求依然很旺盛,晶圆厂没必要对封装厂“赶尽杀绝”,何况封装厂还有晶圆厂所没有的规模化优势,二者现在还是处于紧密的合作关系。

当然,这些年还发展出了更为先进的chiplet,这个更是把不同制程的芯片IP化了,直接放到了晶圆制造的后道金属工序中进行“封装”,这个已经不属于封装的范畴,一旦普及对于封装厂的打击可能更大。不过它还面临很多的限制,比如接口的标准化等,目前看可能还比较“小众”,在IDM体系中推进比较容易。

TSV晶圆的从设计到制备,其方案是需要设计委托方,晶圆代工厂,封装厂来共同制定的,对于资金比较雄厚的设计企业,招大量的封装工程师,修建先进封装的试验线(1um乃至0.5um级的试验线,投入其实还好。 )自己来设计及验证封装方案,好了后再交由晶圆厂及封装厂量产,这样的效率肯定比外包高很多,并不过分。 这是这个职位命名,的确容易产生歧义罢了,所以一般会区分开。

(今日头条:蜀山熊猫 原创)

光刻机

最后还是再说下光刻机,很多人就是被"光刻“这两个字给带偏的,有些人更是偏得没谱了。

很多人对于光刻机都有一个混淆的认识,那就是半导体链条中,只有芯片也就是晶圆制造阶段才会用到光刻机,封装怎么会用到光刻机呢?

原因是他们对于芯片封装的认识还停留在十几二十年前,觉得封装不就是把“制造出来的芯片塞进塑料/陶瓷/金属管壳,然后用金属线连上,最后密封刻字就成了一颗芯片。”这么个过程吗,有啥技术含量? 所以完全没想到封装竟然还会用到光刻机。

然而随着先进封装的普及,光刻,淀积,刻蚀,清洗等制造里的常见工序,也成为了封装的关键技术节点。对于1um, 2um级的加工自然是需要用到精细步骤的。

光刻机的分类,不严谨的说,可以认为是按分辨率划分的,分为三种类型(前道,后道,面板):

  1. 晶圆制造的光刻机,也称为前道光刻机,分辨率最高可到纳米级,比如22nm, 28nm,90nm,130nm。。。大家常聊的ASML的13.5nmEUV光刻机, 193nmDUV光刻机就属于此类。
  2. 封装光刻机,也称为后道光刻机,分辨率是微米级:1um, 2um。。所以光源不需要用到EUV,DUV,镜组设计也相对比较简单,售价相对便宜。这也是上海微电子设备的光刻机做国产替代的主要领域。

上海微电子设备的500系列封装光刻机

  1. 面板(FPD)光刻机,用于显示面板上的发光元器件及阵列的制造,其分辨率比封装光刻机要求略高些,其技术含量的衡量主要是在可加工的面板尺寸上,对应的也就是所谓的五代面板,六代面板之分。。。尺寸越大,代数越高,加工难度越大,技术含量越高。 不过咱们在这个领域的国产替代进程还需要努力,这块的主要是被尼康和佳能所垄断。

面板断代依据

最后

回答一个问题:做先进晶圆级封装,为什么传统封装光刻机就够了?

之前说过系统演进的过程,也是电子零部件之间连线微缩的过程:

  1. 在传统封装中,一颗裸片封装到管壳中,一般是铜线,但铜线很粗,要想达到最细又可靠,得使用金线(略豪侈了)进行连接,其标准直径一般是25um~32um;
  2. 而PCB板级互连,上面走线的极限直径则是75um ;
  3. 系统级芯片, 晶圆级封装会用到金属RDL(Redistribution Layer),RDL一般是铜铝合金线,尽管属于制造工艺范畴,但其最小宽度也不会到纳米级,比如在台积电在28nm制程的时候,RDL的最小宽度是2um; 而在其7nm/6nm制程中,RDL的最小宽度也只是到了1.8um。如下图所示,TSV的开孔在应用最为复杂的情况下,也是微米级的开孔。

TSV加工尺寸

以上,从传统到先进,封装用线的分辨率都是微米级的,所以根本用不到EUV,DUV,采购价格便宜,分辨率在1um~2um区域的封装光刻机足矣。

大家应该明白了HUAWEI招聘“光刻工艺工程师”,“薄膜工艺工程师”。。。但其工作内容却为什么是封装工作了吧?


由于自己并非专业做封装的,难免会有纰漏,敬请封装同行斧正。谢谢大家。

对半导体行业有兴趣的朋友,欢迎关注头条科技以及他们举办的 #中国芯事# 活动,干货多多。

https://i.snssdk.com/magic/page/ejs/5f21588bb8624202eaf30068?appType=article_news

本文来自投稿,不代表本人立场,如若转载,请注明出处:/article/2946711.html

setTimeout(function () { fetch('/stat/article.html?articleId=' + MIP.getData('articleId')) .then(function () { }) }, 3 * 1000)
XML 地图 | Sitemap 地图